過去，由于電子產品的工作頻率比較低，信號的上升時間比較長，互連線上的信號質量不會受到影響，但是隨著電子器件工作頻率的不斷提高，致使傳輸信號的質量受到嚴重的影響，如阻抗匹配等問題造成的反射，傳輸線間的影響而產生的串擾等。因此信號完整性問題幾乎成為所有高速電路設計必須面臨和解決的問題。

1.信號完整性基本概念

高速數字系統一般包括兩方面的定義：其一是指系統的工作頻率高；其二是指系統中的信號的邊沿(上升沿/下降沿)變化速率快。一般認為，當系統的工作頻率達到或者超過50MHz時，就稱為高速數字系統。然而更為重要的是，如果信號上升沿/下降沿的變化速率很快，那么即使系統的工作頻率很低也要被看作是高速數字系統。通常約定，如果信號在信號線中傳播延遲大于1/6信號驅動端的上升時間，則認為此類信號是高速信號并產生傳輸線效應。

信號完整性(Signal Integrity，簡稱SI)是指信號在信號線上的質量。當電路中信號能以要求的時序、持續時間和電壓幅度到達IC時，該電路就有很好的信號完整性。信號完整性差不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。主要的信號完整性問題包括反射、振鈴、地彈、串擾等。

1.1反射的基本原理分析

信號在傳輸線上進行傳播時，若其路徑上的瞬態阻抗在某位置處發生變化，則信號就會在該位置處產生反射，這時部分信號將會反射回去，即往信號傳輸相反的方向傳播，這就是反射的原理。反射現象會對傳輸信號的質量造成非常嚴重的影響，[敏感詞]以下圖所示的反射電路模型來分析與信號反射有關的重要參數。圖中，傳輸線L被內阻為RS的信號源VS驅動，傳輸線的特性阻抗為Z0，負載阻抗為ZL。

負載端阻抗與傳輸線阻抗不匹配會在負載端(B點)反射一部分信號回源端(A點)，反射電壓信號的幅值由負載反射系數ρL決定，如下式所示。

式中ρL稱為負載電壓反射系數，它是反射電壓與入射電壓之比。由上式可見，-1≤ρL≤1，且當ZL=Z0時，pL=0，這時就不會發生反射。ZL=Z0的情況稱為終端匹配。只要根據傳輸線的特性阻抗進行終端匹配，就能消除反射。從原理上說，反射電壓的幅度可以大到入射電壓的幅度，極性可正可負。當ZL<z0時，ρL<0，處于過阻尼狀態，反射電壓極性為負；當ZL>Z0時，ρL>0，處于欠阻尼狀態，反射電壓極性為正。</z

當從負載端反射回的電壓在到達源端時，如果源端阻抗與傳輸線的特征阻抗不匹配時，就將會產生另一次離開源端的反射，形成二次反射波，此時反射電壓的幅值由源反射系數ρS決定，如下式所示。

如果傳輸線源端和負載端都存在阻抗不匹配，信號將在源端和負載端之間來回反射，來回反射過程將需要一段比較長的時間才能達到穩定狀態，這樣會對時序造成重要的影響。傳輸線上任一點上看到的信號由入射信號和反射信號疊加而成。

上圖描述了傳輸線上的多次反射。其中，TD為從源端到負載端的傳輸線的時間延遲。當信號源電壓為VS時，傳輸線上的初始電壓Vi的幅值取決于內阻和線阻抗之間的分壓：

當t=TD時，初始電壓Vi到達了負載ZL，此時產生幅值為ρBVi的反射分量，它和初始電壓疊加在負載處產生總電壓ρBVi+Vi(其中ρB，是負載端的反射系數)。而反射分量ρBVi又傳播回到源端，并在t=2TD時，產生一個由ρAρBVi決定的離開源端的反射分量(ρA是源端的反射系數)。這時源端的電壓將是先前的電壓Vi加上來自反射的入射瞬態電壓ρBVi再加上反射波ρAρBVi。

1.2多次反射的分析

網格圖(有時稱為反彈圖)是用于解決帶線性負載傳輸線上多次反射的方法。以下圖所示的傳輸線為例。

與它相應的網格圖如下圖所示。

左右兩側的垂直線分別代表了傳輸線的源端和負載端。垂直線之間的斜線代表了信號在源端和負載端之間來回反彈。圖從上到下表示時間的增加。注意：時間的增量等于傳輸線的時間延遲。圖中垂直線的頂部標識了反射系數，反射系數表示了傳輸線和負載之間的反射(從線看進負載)以及源端的反射系數。小寫字母表示沿著傳輸線傳播的反射信號的幅值，大寫字母表示源端看到的電壓，而帶撇號的大寫字母代表負載端看到的電壓。例如，線的近端將保持A伏的電壓，且持續時間為2N皮秒，其中N是傳輸線的時間延遲(TD)。電壓A就是初始電壓Vi，它將不變直到負載端的反射到達源端。電壓A'就是電壓a加上反射電壓b。電壓B就是初始電壓a、負載端的反射信號b和源頭端的反射信號c的總和。如此持續下去，最后負載端的電壓等于VSZL/(ZG+ZL)。

1.3欠載和過載傳輸線的多次反射

1.3.1欠載傳輸線的多次反射

當源端阻抗ZS比傳輸線阻抗Z0大時，稱為欠載傳輸線。例如，VS=5V，ZS=75Ω，傳輸線長28英寸(TD=5ns)，Z0=50Ω，負載開路，則負載端反射系數ρload=(ZL- Z0)/(ZL+ Z0)=1，源端反射系數ρsource=(ZS- Z0)/( ZS +Z0)=0.2。當驅動器發射信號進入傳輸線時，傳輸線上呈現的初始電壓為A=a=Vinitial=VSZ0/(Z0+ZS)=2V；初始信號2V將沿著傳輸線向負載端傳播，在t=TD=5ns時到達負載，此特殊情況下，負載開路導致反射系數為1，整個信號被全部反射回源端，此時，負載端的信號為A'=2+2=4V；在 t=2TD=10ns時，2V反射信號到達源端，并產生新的反射分量c=2V*0.2=0.4V，此時，源端的電壓將是B=2+2+0.4=4.4V。反射和逆反射如此持續下去，直到電壓達到5V的穩態值。下圖為仿真波形圖。

1.3.2過載傳輸線的多次反射

當源端阻抗ZS比傳輸線阻抗Z0小時，稱為過載傳輸線。例如，VS=5V，ZS=25Ω，傳輸線長28英寸(TD=5ns)，Z0=50Ω，負載開路，則負載端反射系數ρload=(ZL- Z0)/(ZL+Z0)=1，源端反射系數ρsource=(ZS-Z0)/(ZS+Z0)=-0.333。當驅動器發射信號進入傳輸線時，傳輸線上呈現的初始電壓為A=a=Vinitial=VSZ0/(Z0+ZS)=3.333V；初始信號3.333V將沿著傳輸線向負載端傳播，在t=TD=5ns時到達負載，整個信號被全部反射回源端，此時，負載端的信號為A'=3.333+3.333=6.666V；在t=2TD=10ns時，3.333V反射信號到達源端，并產生新的反射分量c=3.333V*(-0.333)=-1.101V，此時，源端的電壓將是B=3.333+3.333-1.101=5.565V。反射和逆反射如此持續下去，直到電壓達到5V的穩態值。下圖為仿真波形圖。可以看到負載端Vload產生“振鈴”效應。

1.4電抗性負載的反射

1.4.1容性負載的反射

當傳輸線終端連接一個容性負載時，源端和負載端的波形將有一個與典型傳輸線響應完全不同的形狀。實質上，電容是時間相關負載，當信號到達電容時開始看起來是短路，而當電容完全充電之后看起來是開路。

下圖所示為容性負載傳輸線，負載電容CL為30pF，線長28英寸(TD=5ns)，驅動器和傳輸線阻抗都是50Ω。

源端(節點A)的初始電壓為Vi=VSZ0/(Z0+ZS)=2.5V；源端反射系數ρsource為0；負載端反射系數ρload在信號剛到達電容時為-1，電容完全充電之后為1。當t=TD=5ns時，幅值2.5V的初始信號已經沿著傳輸線傳播到達容性負載，波形將被反射離開負載，反射量幅值為-2.5V，此時，信號在負載端(節點B)形成起始電壓2.5V+(-2.5V)=0V；當t>TD后電容開始以決定于τ的速度充電到穩態值5V，τ是RC電路的時間常數，其中C是負載電容，R是傳輸線的特征阻抗Z0；當電容完全充電后類似于開路，反射系數將為1。開始于t=TD的負載電容(節點B)電壓如下式：

在t=2TD=10ns時，-2.5V反射信號到達源端，此時源端(節點A)的電壓將是2.5V+(-2.5V)=0V；然后隨著電容充電，源端電壓上升直到穩態值5V。下圖為仿真波形圖。

1.4.2感性負載的反射

當一個串聯電感出現在傳輸線的電氣路徑時，如下圖所示，它也成了一個時間相關的負載。開始 t=0，電感就像開路。如果開始使用的是階梯電壓，則幾乎沒有電流流過電感，這使得反射系數為1。電感值的大小決定反射系數保持為1的時間，如果電感足夠大，信號的幅值將加倍。最后，電感將以決定于LR電路時間常數τ(其值為L/Z0)的速度釋放它的能量。

下圖為仿真波形圖。串聯電感分別取20nH、50nH和100nH時，通過仿真可以得到在節點A看到反射的幅值和衰減時間隨電感值增加而增加。

1.5抑制反射的措施

反射會在電路中造成很多問題，例如反射就是造成上沖、下沖和振蕩的直接原因。如下圖所示是反射信號與原信號疊加形成的上沖和下沖。因此，在高速電路設計中，如何有效地抑制反射就顯得非常重要。

1.5.1布線拓撲法

走線的拓撲結構是指一根網線的布線順序及布線結構。通常情形下，PCB走線可以選用下圖所示的幾種拓撲結構。

(1)點到點

點到點的拓撲結構，比較簡單，只要在驅動端或接收端進行適當的阻抗匹配(通常情況下使用其中的一種就夠了，有的電路會出現要求同時使用兩種匹配的情況)，便可以得到較好的信號完整性。

(2)菊花鏈

當網絡的整個走線長度延遲小于信號的上升或下降時間時，可采用菊花鏈拓撲結構，布線從驅動端開始，依次到達各接收端，實際設計，我們應使菊花鏈布線中分支長度盡可能短。菊花鏈走線的優點在于：占用的布線空間較小并可用單一電阻匹配終結；在控制走線的高次諧波干擾方面，效果較好。這種走線方式缺點是：布通率低，不容易100%布通；不同的信號接收端信號的接收是不同步的。

(3)星形

一個信號驅動器驅動多個信號接收器，并要求這多個信號接收器同時接收到信號時，一般要使用星形拓撲結構，要求每個分支的接收端負載和走線長度L1盡量保持一致，每條分支上一般都需要終端電阻，終端電阻的阻值應和連線的特征阻抗相匹配。這樣即使在非常快的變化沿情況下仍可以得到很好的性能。

星形拓撲結構可以有效的避免時鐘信號的不同步問題，但在密度很高的PCB板上手工完成布線十分困難，可采用自動布線器完成星型布線。

(4)遠端分支

遠端分支跟星形類似，只不過分支是靠近接收端。在這種拓撲結構中，也要限制遠端分支的長度L2，使分支上的傳輸延時小于信號的上升或下降時間。

(5)周期性負載

周期性負載的拓撲要求每段分支的長度L2足夠小，使分支上的傳輸延時小于信號的上升或下降時間。這種主干傳輸線和所有的分

支段組合起來的結構可以看作為一段新的傳輸線，其特征阻抗要比原來主干傳輸線的特征阻抗小，傳輸速率也比原來的低，因此在進行阻抗匹配時要注意。

在實際的PCB設計過程中，對于關鍵信號，應通過信號完整性分析來決定采用哪一種拓撲結構。

除此以外，為了將電壓的過沖/下沖限制在合理的范圍內(不超出穩態值的10%～15%)，PCB設計布線時一般遵循以下原則：信號的上升時間要小于信號在傳輸線上來回引起的傳輸時延。即:

式中：

tr為信號的上升沿時間；

Lp為走線或傳輸線的長度(即信號的傳播距離)；

Tppd為傳輸線單位長度引起的時延。

1.5.2端接

根據傳輸線理論，傳輸線的長度滿足

時，就應對傳輸線進行端接。上式中，L為傳輸線線長，tr為源端信號的上升時間，tpdL為傳輸線上每單位長度的帶載傳輸延遲。即當tr<2LtpdL時，從傳輸線的接收端反射回的反射波會在源端的電平轉移之前達到源端，從而疊加到源端信號上形成振鈴等信號完整性問題。因此，這時就需要使用端接以消除或減少反射。

通常，傳輸線的端接技術有兩種策略：

(1)使負載阻抗與傳輸線阻抗匹配；

(2)使源阻抗與傳輸線阻抗匹配，即串行端接。

負載端的反射系數和源端的反射系數為零，反射都會消除。策略(1)是消除了負載端的反射，即負載端的反射系數為0，消除了傳輸線上的一次反射。策略(2)則是消除了源端的反射，即源端的反射系數為0，消除了傳輸線上的二次反射。從系統設計的角度，應[敏感詞]策略(1)，因為這種策略消除了一次反射，從而可以減小傳輸線上的噪聲、電磁干擾；而策略(2)只是消除二次反射，因此傳輸線上的電壓為源信號和一次反射信號的疊加，其電壓和電流會比策略(1)時更大，電磁干擾也就更大。

1.串聯端接

串聯端接的形式如下圖所示。串聯端接方式指的是靠近源端的位置串聯一個電阻RT以匹配信號源端的阻抗，使源端的反射系數為零從而抑制從負載反射回的信號再次從源端反射回負載端。RT加上驅動源的輸出阻抗RS應等于傳輸線阻抗Z0，即Z0=RT+RS。

串聯端接技術具有如下優點：可提供較慢的上升時間，引起更小的剩余反射及更小的EMI；當驅動高容性負載時可提供限流作用，這種限流作用可以幫助減小地彈噪聲；每條線只需要一個端接電阻，無需直流電源相連接；當在走線終端上是集總負載或單一元件時，串聯終端是最佳選擇。

串聯端接的缺點是當信號邏輯轉換時，由于串聯電阻的分壓作用，在走線路徑中間，電壓僅是源電壓的一半，所以不能驅動分布式負載；由于在信號通路上加接了元件，增加了RC時間常數從而減緩了負載端信號的上升時間，因而不適合用于高頻信號通路(如高速時鐘等)。

2.并聯端接

并聯端接技術包括下拉和上拉并聯兩種方式。

下拉并聯端接(又稱簡單并聯端接)是簡單的在負載端加入一個下拉接地的電阻RT(Z0=RT)來實現終端匹配，如下圖所示。采用此端接的條件是驅動端必須能夠提供輸出高電平時的驅動電流以保證通過端接電阻的高電平電壓滿足門限電壓要求。

下拉并聯端接的優點是：可以徹底消除反射。缺點是終端匹配電阻會帶來直流功耗；會降低信號的輸出電平，從而降低接收器輸入端的抗噪聲能力(除非驅動器可給大電流電路提供電流)。

上拉并聯端接又稱主動并行端接，如下圖所示。在此端接策略中端接電阻RT(Z0=RT)將負載端信號拉至偏移電壓V。偏移電壓V的選擇依據是使輸出驅動源能夠對高低電平信號有汲取電流能力。這種端接方式的缺點是需要一個具有吸、灌電流能力的獨立的電壓源來滿足輸出電壓的跳變速度的要求。在此端接方案中，如偏移電壓V為正電壓，輸入為邏輯低電平時有直流功率損耗，如偏移電壓V為負電壓，則輸入為邏輯高電平時有直流功率損耗。

3.戴維南端接

戴維南端接方式如下圖所示。它采用上拉電阻R1和下拉電阻R2構成端接電阻，通過R1和R2吸收反射。R1和R2阻值的取值滿足如下條件：R1的最大值由可接收的信號的最大上升時間決定，R1的最小值由驅動源的吸電流數值決定。R2的選擇應滿足當傳輸線斷開時電路邏輯高電平的要求。R1和R2的戴維南等效阻抗可表示為：

要求RT等于傳輸線特征阻抗Z0以達到最佳匹配。

戴維南端接方式能降低對源端器件驅動能力的要求，但由于在偏移電壓V和地之間連接的電阻R1和R2而一直在從系統電源吸收電流，因此直流功耗較大。戴維南端接在具有多個接收器及驅動器的工作網絡的總線上將會出現延遲增加的現象，這是由于連接到網絡上的所有器件提供了附加集總電容。

4.RC網絡端接

如下圖所示，RC網絡端接(也稱為交流端接)使用串聯RC網絡作為端接阻抗。端接電阻R要等于傳輸線阻抗Z0，電容C通常使用0.1uF的多層陶瓷電容，RC網絡的時間常數應大于傳播延時的兩倍，即RC>2TD，這樣，反射將很小或被消除。

交流端接的好處在于電容阻隔了直流通路而不會產生額外的直流功耗，同時允許高頻能量通過而起到了低通濾波器的作用；缺點是 RC網絡的時間常數會降低信號的速率。

5.多負載端接

在實際電路中常常會遇到單一驅動源驅動多個負載的情況，這時需要根據負載情況及電路的布線拓撲結構來確定端接方式和使用端接的數量。一般情況下可以考慮以下兩種方案。

如果多個負載之間的距離較近，可通過一條傳輸線與驅動端連接，負載都位于這條傳輸線的終端，這時只需要一個端接電路。如采用串行端接，則在傳輸線源端加入一串聯電阻即可，如下圖所示。

如采用并聯端接(以下拉并聯端接為例)，則端接位置應選在離源端距離最遠的負載處，同時，線網的拓撲結構應優先采用菊花鏈的連接方式，如下圖所示。

如果多個負載之間的距離較遠，需要通過多條傳輸線與驅動端連接，這時每個負載都需要一個端接電路。如采用串行端接，則在傳輸線源端每條傳輸線上均加入一串行電阻，如下圖所示。

如采用并聯端接(以簡單并聯端接為例)，則應在每一負載處都進行端接，如下圖所示。

6.二極管并行端接

典型的二極管端接如下圖所示。使用二極管進行終端匹配不能消除反射而只能限制反射的幅度。二極管的低正向電壓降Vf將輸入信號鉗位到GROUND-Vf和VCC+Vf之間。這樣就顯著減小了信號的過沖和下沖的幅度。

使用二極管端接的好處是通過二極管鉗位減小過沖與下沖，不需要進行傳輸線的阻抗匹配，但是由于二極管的開關速度會限制響應時間，因此不適用于高速電路。






免責聲明：本文采摘自網絡 e小白，本文僅代表作者個人觀點，不代表金航標及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。